nios + sram(自定义逻辑接口) 使用心得

5. 如下： 在此只添加一sram的接口（flash请自行添加

现有的硬件： sram 与 flash 的连接pin如下：
flash_ce , flash_oe,flash_we
sram_ce , sram_oe ,sram_we , sram_HB,sram_LB
公用 addr总线 ,data总线 ,

5.1 添加三态总线（sram 与 flash 共用）
5.2 添加 [Legacy Components ] - > [interface to user logic]
选择 "Bus Interface Type" 为 Avalon memory Slave

5.3 取消 “Import verilog,vhdl,edif,or....”那个checkbox的 勾
5.4 在"port information " 组中“Add port”

sram_data 16 inout share data
sram_addr 20 input share address
sram_ce 1 input chipselect_n
sram_oe 1 input read_n
sram-we 1 input write_n
sram_be 2 input byteenable_n
5.5 timing
setup 40 ns
wait 160 ns
hold 40 ns

好了，可以了